在半导体存储领域，层叠数量的竞赛常常掩盖了真正的技术内涵。当整个行业的注意力都集中在“300多层”的理论数字时，铠侠（KIOXIA）已经在2024年7月悄然开始量产其第八代BiCS FLASH™，并计划在2025至2026年间成为市场主力供应产品。这款具有218层堆叠的闪存产品，并非仅仅是层叠数量的增加，而是通过四大核心技术的创新，在存储密度、性能以及能效方面实现了全面的提升，为人工智能时代的数据处理提供了坚实的硅基技术支持。
BiCS 8的首要革新在于其对垂直堆叠工艺的极致优化。铠侠并未简单追求物理层数的增加，而是通过先进的半导体制造工艺，显著缩小了存储单元的物理尺寸，并对其布局进行了优化。这就像在同样占地面积的摩天大楼中，通过更精巧的户型设计和更薄的墙体，容纳了更多的房间。正是这种“横向微缩”与“纵向堆叠”的完美平衡，使BiCS 8在2xx层闪存中创下了行业最高的存储密度记录——其1Tb TLC颗粒的密度高达每平方毫米18.3Gb，明显超越了同期层数更高的竞品。
最为核心的突破，是CBA（CMOS directly Bonded to Array）键合技术的引入。传统闪存将存储阵列与CMOS逻辑电路制造在同一块晶圆上，工艺相互掣肘。BiCS 8则采用两块独立的晶圆，分别制造存储阵列和CMOS电路，再通过精度高达0.003毫米的铜直接键合工艺将它们合二为一。这种“分而治之”的策略，让两部分都能采用最优化的工艺，尤其是存储阵列部分得以“尽情堆叠”，而CMOS电路的性能也不再受高温工艺影响。电子显微镜下的扫描图清晰地显示，粉色的键合线将上方的存储阵列与下方的CMOS电路完美连接，这是实现密度与性能双重飞跃的关键。
第三大秘密是OPS（同节距选择栅极）技术。BiCS 8通过对字线、位线和选择栅极施加不同电压，实现了对存储单元的精准选择。更重要的是，它取消了以往设计中用于电气隔离的“虚假存储串”（dummy memory string），将绝缘体直接布置在有效的存储串之间。这一巧妙的设计，将原本无法存储数据的“废地”变成了有效空间，进一步榨干了每一寸硅片的潜力，提升了整体存储密度。
最后，为了解决高层数堆叠带来的性能瓶颈，铠侠定义了全新的Toggle DDR 6.0高速传输接口。该接口专为超高密度3D闪存设计，每个针脚的数据传输率高达4800GT/s，单通道峰值带宽达4.8GB/s，相比上代提升了50%。这使得BiCS 8的接口速率高达3.6Gbps，实际数据传输率达到3.2Gbps，确保了海量数据能够被快速吞吐，轻松满足AI训练、数据中心等场景对带宽的苛刻要求。
