2026年5月22日，高性能计算领域迎来重大突破。AMD正式宣布，代号“Venice”（威尼斯）的第六代EPYC（霄龙）数据中心处理器已在台积电投入量产。这标志着Zen 6架构的成功落地，同时也意味着全球首款采用2nm工艺的高性能处理器从设计走向生产，为人工智能与数据中心算力带来了高达70%的性能提升。
在智能体AI（Agentic AI）浪潮席卷全球的今天，算力已成为国家竞争力的重要体现，而芯片则是驱动这一竞争力的核心引擎。AMD最新推出的EPYC Venice处理器，无疑给市场带来了一场震撼。作为全球首款实现量产的2nm高性能计算芯片，Venice集成了高达256个核心和512个线程，相比前代采用Zen 5架构的Turin系列，核心数量增加了33.3%。尤为令人印象深刻的是，在SPECrate 2017 INT基准测试中，Venice的整体性能与能效较前代提升了70%以上，线程密度也增长了30%以上。
这一跨越式提升的背后，是制程工艺与微架构的双重革命。Venice处理器率先采用了台积电最先进的N2 2nm工艺，彻底告别了沿用数十年的FinFET晶体管架构，全面转向全环绕栅极（GAA）纳米片晶体管技术。这一底层物理层面的革新，使得芯片在同等功耗下性能提升了10%-15%，同等性能下功耗降低了20%-35%，为数据中心的绿色节能与高密度部署奠定了坚实基础。
除了核心数量与制程的突破，Venice在系统架构上也进行了大刀阔斧的升级。它采用了全新的SP7封装接口，并引入了双I/O Die（输入/输出芯片）设计，总面积高达750mm²。这一设计大幅拓宽了数据吞吐的“高速公路”，使其支持16通道DDR5内存，单路内存带宽高达1.6TB/s，并率先支持PCIe 6.0标准，CPU到GPU的互联带宽更是达到了上一代的两倍，完美契合了现代AI服务器对海量数据搬运的严苛需求。
AMD董事长兼首席执行官苏姿丰博士表示，Venice平台的量产是加速构建下一代AI基础设施的关键一步。目前，Venice处理器主要在中国台湾的台积电晶圆厂生产，未来还将在台积电美国亚利桑那州的工厂大规模扩产，以保障全球供应链的安全与稳定。
